|
＊ロジックエレメント(LE)67500
＊ｱﾀﾞﾌﾟﾃｨﾌﾞ・ロジック・ﾓｼﾞｭｰﾙ(ALM) 27000
＊18×18乗算器数 288
FPGA内部には、NiosⅡCPUとその周辺回路が組込まれており指定ブロック内理論回路を再構築することにより理論回路構築が可能となり開発期間の短縮が可能。
NiosⅡとモニタソフトウェアが組込まれており、ソフト、ハード開発の分離作業が可能となる。
モニタソフトウェアのコマンドにてソフト担当者に負荷をかけることなくハードウェアのデバックが可能。
アルテラ社の開発ツールQuartusⅡ未経験者の開発プロジェクト参画が可能。
仕様書のダウンロード
|
